Sestava sistemske strojne opreme
Vsak oddajnik za visoke hitrosti je sestavljen iz dveh kanalov: oddajnika in sprejemnika. Oddajnik in sprejemnik sta sestavljena iz fizičnega kodirnega podplata (PCS, Si-Cal kodiranje podplata P-polja) in dodatnega podplata fizičnega medija (PMA, Physic-Cal Media Additional Sublayer).
PCS vključuje osnovno logično izvedbo digitalnih funkcij v oddajniku, združljive s podprtim protokolom, oddajni kanal pa vključuje fazno kompenzacijo FIFO, bajtni serializator, dajalnik 8B / 10B in druge module. Prejemni kanali vključujejo poravnavo besed, hitrostno ujemanje FIFO, dekodirnik 8B / 10B, razveljavitev bajtov, razvrščevalnik bajtov, fazno kompenzacijo FIFO in druge module.
PMA vključuje analogno vezje za V / I odbojnike, CDR, SER / DES in programabilno predtegovanje in izenačevanje za optimizacijo delovanja serijskega podatkovnega kanala.
Ko oddajni kanal naprave deluje, se izhodni vzporedni podatki v arhitekturi FPGA posredujejo prek oddajnika PCS in PMA in na koncu pretvorijo v serijske podatke, ki jih je treba poslati. Prejete vhodne serijske podatke obdelujeta sprejemnik PMA in PCS v serijski obliki podatkov in posredujeta v notranjo arhitekturo FP za nadaljnjo obdelavo.
Integracija FPGA
Visokohitrostni oddajniki se pogosto uporabljajo. Če za primer vzamemo polprevodniški disk SATA vmesnika, ki temelji na FPGA, je SSD vmesnik SATA razvoj prihodnjega trenda, medtem ko hitri serijski oddajniki realizirajo način jedrnega shranjevanja IP SATA, hitri oddajniki pa so ključne komponente izvajanja protokola SATA na fizični ravni. Serijski podatki protokola SATA delujejo s hitrostjo prenosa 1,5-6Gbit / s, ki je FPGA ne more neposredno realizirati. Da bi zadovoljili to povpraševanje, številni proizvajalci FPGA v FPGA integrirajo splošne visokohitrostne fizične naprave in nudijo prilagodljiv način konfiguracije za izvajanje številnih podobnih funkcij.
